手把手教你写一个 Makefile 文件

点击左上方蓝色“混说Linux”，选择“设为星标”

 1

目标 ... : 依赖 ...
        实现目标的具体表达式(命令）
        ...
        ...

• 目标(target)：就是一个目标文件，可以是Object 文件，也可以是执行文件，还可以是一个标签(Label)；
• 依赖(prerequisites)：就是要生成那个target所需要的文件或是目标；

• 命令(command)：Shell命令，也就是make工具需要执行的命令。

【总结】：通过依赖(prerequisites)中的一些文件生成目标(target)文件，目标文件要按照命令(command)中定义的规则来生成。

简单写三个方法文件(openFile.c、readFile.c、writeFile.c)、一个头文件(operateFile.h)和一个主函数文件(main.c)，代码如下：

// openFile.c
#include "operateFile.h"

void openFile()
{
    printf("open file...........\n");
}

// readFile.c
#include "operateFile.h"

void readFile()
{
    printf("read file...........\n");
}

// writeFile.c
#include "operateFile.h"

void writeFile()
{
    printf("write file...........\n");
}

// operateFile.h
#ifndef __OPERATEFILE_H__
#define __OPERATEFILE_H__

#include <stdio.h>

void openFile(void);
void readFile(void);
void writeFile(void);

#endif

// main.c
#include <stdio.h>
#include "operateFile.h"

int main()
{
    openFile();
    readFile();
    writeFile();
    
    return 0;
}

3. 根据上面的语法规则及编译链接过程编写一个Makefile文件

main:main.o openFile.o readFile.o writeFile.o  # main生成所需要的.o文件
    gcc -o main main.o openFile.o readFile.o writeFile.o  # 生成main的规则
main.o:main.c  # mian.o文件生成所需要的mian.c文件
    gcc -c main.c
openFile.o:openFile.c
    gcc -c openFile.c
readFile.o:readFile.c
    gcc -c readFile.c
writeFile.o:writeFile.c
    gcc -c writeFile.c
clean:    # 需要手动调用
    rm *.o main

注意：Makefile的注释符号是 ‘#’。

这里还会有一种情况就是如果只修改过其中一个文件，那么重新编译就可以看到只编译修改的那个文件，没有编译其他未修改的文件，避免了重复编译。这里可以想象在一个大型源码的工程或者一个内核源码，里面的源文件上千或上万个，如果只修改了一个小问题，就要全部重新编译，就会花费大量编译的过程，Makefile就可以避免这个问题，而且支持多线程并发操作，可以减少很多编译的时间，提高工作效率。

Makefile是通过对比时间戳，当我们生成中间文件或可执行文件之后，他们的创建时间肯定要比 .c文件最后修改的时间晚，如果某个 .c文件有新修改过，它的时间戳肯定会比原来生成中间文件或可执行文件的时间戳晚，这样就判断这个 .c文件有被更新过，就会重新编译它。

我们将上面写的基础版Makefile改成下面这样的省略版：

main:main.o openFile.o readFile.o writeFile.o   
    gcc -o main main.o openFile.o readFile.o writeFile.o  

clean:     
    rm *.o main

可以看到，这些文件都在同一目录下的时候，省略版和基础版的结果是一样的，省略版的makefile中去掉了生成main.o、openFile.o、readFile.o和writeFile.o这些目标的依赖和生成命令，这就是make的隐含规则，make会试图去自动推导产生这些目标的依赖和生成命令，这个行为就是隐含规则的自动推导。

这里引入变量的意思有点像使用宏替换，改成$(变量名)，$是格式：

TARGET = main
OBJS = main.o openFile.o readFile.o writeFile.o
CC = gcc

$(TARGET):$(OBJS)
    $(CC) -o $(TARGET) $(OBJS)

clean:     
    rm $(OBJS) $(TARGET)

# 函数1
$(wildcard  *.c)    # 表示当前路径下的所有的 .c

# 函数2
$(patsubst %.c, %.o, 所有的.c文件)    # 生成中间文件 .o

# 函数3
$(notdir xxx)   # 去除xxx文件的绝对路径，只保留文件名

TARGET = main 
SOURCE = $(wildcard *.c)
OBJS = $(patsubst %.c, %.o, $(SOURCE))
CC = gcc

$(TARGET):$(OBJS)
    $(CC) -o $(TARGET) $(OBJS)
    
clean:     
    rm $(OBJS) $(TARGET)

• bin目录：放可执行文件
• include目录：放头文件
  
• obj目录：放中间目标文件
  

• src目录：放源文件

可见原来那些文件都不在同一目录下了，那么这时候如果还用之前的Makefile，make就没法处理了，自动推导也会无法进行，就需要改成如下：

INC_DIR = ./include
BIN_DIR = ./bin
SRC_DIR = ./src
OBJ_DIR = ./obj
 
SRC = $(wildcard $(SRC_DIR)/*.c)      # /*/
OBJ = $(patsubst %.c, $(OBJ_DIR)/%.o, $(notdir $(SRC)))
 
TARGET = main
BIN_TARGET = $(BIN_DIR)/$(TARGET)
 
CC = gcc
 
$(BIN_TARGET):$(OBJ)
    $(CC) $(OBJ) -o $@
 
$(OBJ_DIR)/%.o:$(SRC_DIR)/%.c
    $(CC) -I$(INC_DIR) -c $< -o $@
 
clean:
    find $(OBJ_DIR) -name *.o -exec rm -rf {} \;  # 删除 .o 文件
    rm $(BIN_TARGET)   # 删除可执行文件main

• %.o：所有 .o 结尾的文件
  

• %.c：所有 .c 结尾的文件

• $@：表示目标文件
  

• $<：表示第一个依赖文件，也叫初级依赖
  

• $^：表示所有的依赖文件，也叫终极依赖

执行make后的结果：

来都来了，点个在看再走吧~~~